# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

57-129534

(43) Date of publication of application: 11.08.1982

(51)Int.Cl.

H03K 19/094 H03K 17/687

(21)Application number: 56-015488

(71)Applicant : NEC CORP

(22)Date of filing:

04.02.1981


(72)Inventor: OBATA HIROYUKI

### (54) HYSTERESIS CIRCUIT

## (57) Abstract:

PURPOSE: To constitute a hysteresis circuit with an extremely small number of elements, by setting the equivalent impedance of an insulated gate type FET as if the output of the 2nd inverter had a hysteresis of the input of the 1st inverter.

CONSTITUTION: When the input voltage is decreased to OV from +VDD, TP1 and TN1 are turned off and on, respectively while the input voltage is set in a range from +VDD to +VDD-|VTP| (VTP: threshold voltage of P type MOS transistor). Thus the nodes 2 and 3 are set at OV and +VDD respectively with the TN2 turned on. When the input voltage is dropped further, the TP1 also starts to conduct. But the TN2 is kept on as long as the node 3 is not inverted. Accordingly, the level



of the node 2 does not rise up to the logical threshold value of an inverter INV unless the input voltage drops considerably. When the level of the node 2 becomes higher than the logical threshold of the INV, the output of the INV is inverted to turn off the TN2. Thus the nodes 2 and 3 are quickly set at a high and low level, respectively, and the output is inverted to draw a hysteresis loop.

### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

## (9) 日本国特許庁 (JP)

①特許出願公開

# ⑫公開特許公報(A)

昭57—129534

①Int. Cl.³H 03 K 19/094 17/687 識別記号

庁内整理番号 7631-5 J 7105-5 J ❸公開 昭和57年(1982)8月11日

·発明の数 1 ·審査請求 未請求

(全.3 頁)

60ヒステリシス回路

②特. 願 昭56-15488

②出 願 昭56(1981)2月4日

@発 明 者 小畑弘之

東京都港区芝五丁目33番1号日 本電気株式会社内

⑪出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

個代 理 人 弁理士 内原晋

明 福 書

発明の名称
ヒステリシス回路

## 2. 特許請求の範囲

ンパータの入力に対して前記額2のインパータの 出力がヒステリシスを持つ如く各絶識ゲート型電 界効果トランジスタの等価的インピーダンスを設 定したことを特徴とするヒステリシス回路。

#### 3. 発明の評細な説明

本発明はヒステリシス国路に関し、特に相称型MOSトランジスタで構成されたヒステリシス国路に関する。

従来、MOS集積回路等で用いられるヒステリシス回路には例えば第1回に示すようなものがある。との第1回のヒステリシス回路では計6個のMOSトランジスタとインパータ回路を必要とし、 業成素子数が多い等の欠点があった。

本発明の目的は少ない素子で構成され、無板化 して有効なヒステリシス回路を提供することにある。

本発明の特徴は、Pチャンネル鉛線グート型電 外効果トランジスタとNチャンネル鉛線グート型 電界効果トランジスタで構成される第1のインバ

ータとこの第1のインパータの出力を第2のイン パータの入力に姿況する手段と第1及び第2のイ ンパータに印加する定電圧原とをそなえた電気回 路において、第1のインパータの出力に第1のイ ンパータの構成要素たるNチャンネルもしくはP チャンネル絶縁ゲート型電界効果トランジスタの りちどちらか一方の絶縁ゲート型電界効果トラン ジスタと並列に同導電型の絶縁ゲート型電界効果 トランジスタを姿貌し、第1のインパータの出力 に接続された眩同導電型の勧録ゲート型電界効果 トランジスタのゲートを第2のインパータの出力 に接続して成り、第1のインパータの入力に対し て第2のインパータの出力がヒステリシスを持つ 如く各絶職ゲート型電界効果トランジスタの等価 的インピーダンスを設定したヒステリンス回路に 88.

そして本発明によれば、極めて少ない素子数で ヒステリシス回路が実現可能となり、集積回路化 した場合等に極めて有効である。

以下、本発明に依る一実施例を第2回に、その

先づ入力電圧がOV(GNDレベル)から+Vmに上 井する場合、入力電圧がOVからVtm(N型MOS トランジスタのしきい値電圧)随ではTp; がON、 Tr. がUFF し節点②が十Vpp、節点③がOVと なりTwgもOFFしている。さらに入力電圧が上昇 し $V_{TN}$ 以上になると $T_{N_1}$ が導通し始めるが $T_{P_1}$ に 比べてgm が小さい為、入力電圧が+Vpp/2より もさらに高くならないと節点②のレベルが反転し ない。そして節点②のレペルが Inv の論理しまい 値以下になると I wyの出力(節点®)が反転しTw。 がONし、急速に節点②がLow、節点③がHigh レベルになる。次に入力電圧が+ VppからO Vに 下降する場合、入力電圧が+ Vpp から+ Vpp ー |V<sub>TP</sub> (V<sub>TP</sub>: P型MOSトランジスタのしまい値 電圧)間ではTp、がOFF、Tp,がONして節点 ②がOV町点③が+Vpp でもり、Tx.もONして いる。さらに入力包圧が下降するとT,も導通し 始めるが、節点③が反転しない限り Trail ON 状 窓にある為、入力電圧がかなり下降しなければ(入 力は圧をOVから上昇させて出力が反転した時の

入出力特性を募る図に示し詳細に説明する。本実 施例に依るヒステリシス屈路は、第2凶に示す如 くP型MOSトランジスタTpiとN型MOSトラ ンジスタTM。で構成された第1のインパータ回路 及び上記N型MOSトランジスタTmと並列に扱 続されたN型MOSトランジスタT\*\* とを備え、 Twgのゲート電枢は出力レベル(節点②)を第2 のインパータ Ixy で反転した出力(節点③)に送・ 続される。次に動作について説明する。本実施例 によるヒステリシス回路にかいては、Tpi、Txi 及びTxg の等価コンダクタンス(以下 gm と記す) 比を変化させるととにより必要な入力レペル(Vist、 Vn.)を得ることができ、例えばTin のgm 化比 べてTp,のgmが大きくなるように設定し、次い で、Tp. 及びTw. が十分に導通している状態で 節点②のレベルが Ixy の 論理しきい値よりも高 いレベル(論理しきい仮よりも電源(+Vpp)與 のレベル)となる範囲でTwaのgmを設定する。

次に、上記の如く設定されたヒステリンス回路 の各節点電位を第3回を参照しながら説明する。

入力電圧( $V_{IR}$ )以下に下がらなければ節点②のレベルが  $I_{RV}$ の論理しきい値まで上昇しない。そして節点②のレベルが  $I_{RV}$ の論理しきい値以上になると  $I_{RV}$ の出力が反転して  $T_{RE}$ が OFFし、急速に節点②が High、 節点③が Lowレベルとなり、出力が反転して、ヒステリシスループを描く。

以上に述べたように、本発明によれば値めて少ない素子数でヒステリンス回路が実現可能となり、 集液化して確めて有効である。

#### 4. 図面の簡単な説明

第1図は従来のヒステリシス回路を示す回路図、 第2図は本発明の一実施例によるヒステリシス回 路を示す回路図、第3図は本発明の一実施例によ るヒステリシス回路のDC特性を示す図である。

なお、図において、 $T_{P_1}$  …P型MOSトランジスタ、 $T_{M_2}$  … N型MOSトランジスタ、 $I_{MV}$  … インパータである。

代理人 弁理士 内 原



